Suscríbete a nuestro boletín de novedades y recíbelo en tu email.
Este texto contiene una serie de casos de estudio sobre diseño lógico digital que se exponen paso a paso en capítulos individuales elaborados a modo de sesiones prácticas. Se recurre al versátil programa PSpice como herramienta para analizar a fondo en un entorno de simulación los circuitos bajo estudio.
Todos los capítulos vienen acompañados de una sección dedicada a la verificación experimental de los diseños propuestos mediante montajes realizados sobre placas de prototipos.
El material se ha agrupado en tres partes: En la primera de ellas, dedicada a presentar las características más relevantes de las familias lógicas TTL y CMOS, se persigue una primera toma de contacto con circuitos integrados digitales mediante montajes experimentales orientados a la caracterización de puertas lógicas pertenecientes a ambas tecnologías. La segunda parte, que incide en cuestiones de diseño digital, está restringida al ámbito de la lógica combinacional y comprende seis capítulos. Cuatro de ellos hacen uso de diferentes tipos de puertas lógicas para implementar una serie de circuitos, entre los que destacan decodificadores, conversores de código, un sumador completo de un bit y un generador de paridad. Los dos capítulos restantes introducen la lógica combinacional modular integrada mediante diseños basados en un multiplexor y en un sumador de cuatro bits.
En la tercera parte, la más extensa, se amplía el abanico de dispositivos bajo estudio. Se ha escogido una selección de circuitos y sistemas digitales propios de la lógica secuencial y se ha introducido, en algunos de los diseños planteados, nueva lógica combinacional, como es el caso de diferentes decodificadores modulares.
Si bien la mayoría de los circuitos secuenciales propuestos son de naturaleza síncrona, entre los que se encuentran contadores, registros de desplazamiento y otras máquinas de estados finitos, se ha reservado un espacio para el diseño asíncrono de un divisor de frecuencia.